This Ph.D. Thesis deals with the design of novel CMOS analog integrated circuits, which have been derived through approximation methods of the fractional-order Laplacian operator's implementation. Main attributes of the proposed topologies are the circuit simplicity, due to the small number of the employed MOS transistors, the reduced power consumption, the limited silicon area and the electronic tuning of their characteristics through appropriate dc bias currents. In recent years, fractional calculus has been applied to circuit design, rendering it one of its most interesting interdisciplinary fields. For the implementation of fractional-order circuits, except for the direct, but commercially unavailable, way of using fractional-order capacitors in the standard topologies, an alternative and, simultaneously, efficient method is the approximation of their behavior through passive or active components. The former implies the utilization of appropriately configured RC networks, easily derived, but not electronically programmable, while the latter favors the electronic adjustment at the expense of the increased active component count.
Thus, the main objective of the Thesis is to overcome the existing obstacles through two primary axes. The first one includes the implementation of novel simple structures, using implemented fractional-order capacitors or approximated RC networks, and the realization of capacitorless multi-feedback topologies for performing low-order approximations. The second axis comprises the development of new systematic methods for decomposing the initial higher-order approximated transfer functions into a product or sum of simple lower-order active filter terms. The practical value of the proposed concepts is validated through application examples of various scientific fields.
The performance of the presented structures is evaluated through simulation results that have been derived, using the Cadence software and the Design Kit provided by the Austria Mikro Systeme (AMS) CMOS 0.35μm technology process.
Η παρούσα Διδακτορική Διατριβή πραγματεύεται τη σχεδίαση καινοτόμων CMOS αναλογικών ολοκληρωμένων κυκλωμάτων, τα οποία έχουν προέλθει μέσω προσεγγιστικών μεθόδων υλοποίησης του Λαπλασιανού τελεστή κλασματικής τάξης. Κύρια χαρακτηριστικά των προτεινόμενων τοπολογιών είναι η κυκλωματική απλότητα, λόγω του μικρού αριθμού των χρησιμοποιούμενων MOS τρανζίστορ, η μειωμένη κατανάλωση ισχύος, η περιορισμένη περιοχή πυριτίου και η ηλεκτρονική ρύθμιση των χαρακτηριστικών τους μέσω κατάλληλων ρευμάτων πόλωσης.
Τα τελευταία χρόνια, ο κλασματικός λογισμός έχει εφαρμοστεί στο σχεδιασμό κυκλωμάτων, καθιστώντας τον έναν από τους πιο ενδιαφέροντες διεπιστημονικούς τομείς του. Για την υλοποίηση των κυκλωμάτων κλασματικής τάξης, εκτός από τον άμεσο, αλλά εμπορικά μη διαθέσιμο, τρόπο χρησιμοποίησης πυκνωτών κλασματικής τάξης στις τυπικές τοπολογίες, μία εναλλακτική και, ταυτόχρονα, αποτελεσματική μέθοδος είναι η προσέγγιση της συμπεριφοράς τους μέσω παθητικών ή ενεργών στοιχείων. Το πρώτο συνεπάγεται τη χρήση κατάλληλα διαμορφωμένων RC δικτυωμάτων, που προκύπτουν εύκολα, αλλά δεν είναι ηλεκτρονικά προγραμματιζόμενα, ενώ το τελευταίο ευνοεί την ηλεκτρονική ρύθμιση σε βάρος του αυξημένου αριθμού ενεργών στοιχείων.
Έτσι, ο κύριος στόχος της Διατριβής είναι να ξεπεραστούν τα υπάρχοντα εμπόδια μέσω δύο βασικών αξόνων. Ο πρώτος περιλαμβάνει την υλοποίηση καινοτόμων απλών δομών, χρησιμοποιώντας υλοποιημένους πυκνωτές κλασματικής τάξης ή προσεγγιστικά RC δικτυώματα, και την υλοποίηση τοπολογιών πολλαπλών ανατροφοδοτήσεων χωρίς πυκνωτές για την πραγματοποίηση προσεγγίσεων χαμηλής τάξης. Ο δεύτερος άξονας περιλαμβάνει την ανάπτυξη νέων συστηματικών μεθόδων για την αποσύνθεση των αρχικών συναρτήσεων μεταφοράς υψηλότερης τάξης, που έχουν προσεγγισθεί, σε ένα γινόμενο ή άθροισμα απλών όρων ενεργού φίλτρου χαμηλότερης τάξης. Η πρακτική αξία των προτεινόμενων ιδεών επικυρώνεται μέσω παραδειγμάτων εφαρμογής σε διάφορους επιστημονικούς τομείς.
Η απόδοση των παρουσιαζόμενων δομών αξιολογείται μέσω αποτελεσμάτων προσομοίωσης που έχουν προκύψει, χρησιμοποιώντας το λογισμικό Cadence και το Design Kit που παρέχεται από την τεχνολογία Austria Mikro Systeme (AMS) CMOS 0.35μm.
